混合信号的接地和旁路，以及下述要求和注意事项是设计混合信号电路板的指导原则。

去耦与旁路

    需要强调的是，在芯片的引脚处必须安装低值(ESL10nF到100nF)表面安装陶瓷电容(或至少在引脚的几个mm内)。请记住线迹长度适用于“大拇指规则”，L-1nH/mm, R-2mΩ/mm(对于普通1oz 箔、10mil宽的印制线。

电源

    要使开关电源远离ADC、DAC和模拟电路。有时，在芯片附近使用一个单独的5V三端调节器作为电源会比较方便。在电路板边缘处加一个22μF钽电容或铝电容有助于降低电源噪声和来自去耦扼流的ESR阻尼振铃。

接地层

    ADI建议扩展接地层的原理，分别直接在其接地层的上面布置单独的数字和模拟电源层，但不要使层与层之间直接重叠。两层之间应有2mm到3mm的空隙。这就意味着利用带接地层和电源层的四层板组成一个内部高电容性夹层结构。这样，由分立的接地层和电源层以及一个有效的-5pF/cm▲2▲(-30pF/in▲2▲)电容构成了一个极其有效、低ESR和ESL的旁路电容。IC引脚的焊盘和过孔直接通向适当的电源层和接地层。所有数字器件安装在数字电源层和数字接地层的上面；所有模拟器件安装在模拟电源层和模拟接地层的上面。此外，如前所述，IC管脚仍需要附加陶瓷旁路电容。这里需要强调，接地层是非常重要和非常有效的，它们优化了混合信号部分的性能，而且还能减少EMI。

接地层的连接

    两层之间应有单一通道连接，最好在芯片附近使用零欧姆电阻或铁氧体垫圈。这种连接是完全必要的，它可以避免由于ESD或误电流引起的电位差。否则，这种误电流可能流过芯片基底，并可造成破坏性影响。对于设计原型，可在几个位置建立可去除的连接，这样可在调试和测试时与地隔离。此外，在数字和模拟层的间隙中不能有任何数字和模拟信号线迹通过。

数字信号与元件

    所有的数字信号与元件应当远离模拟电路。所有的高速数字信号应当以最短的路径布线在数字接地层和电源层的上面。应避免使用IC插座。

PLD和VLSI逻辑芯片

    不要忽视在同一PCB上相邻的PLD和VLSI逻辑电路芯片，它们往往包含有大量的同步逻辑并产生很大的开关电流，这种开关电流能够渗透到该电路板的其它部分。解决办法是将这些芯片引脚进行很好的旁路。这种方法既可保证可靠的运行，也能减小电源线上的噪音。

多个晶体振荡器(时钟)的问题

    多个晶体振荡器可能引起问题，如可以通过其模拟和数字电源或信号以及电压参考引脚进入编解码器的谐波间脉冲。可能的话，在同一PCB上只同时使用一个晶体振荡器，或者使所需各种频率都来自单个晶体振荡器。

传统设计问题

    注意下述传统设计问题：

    将接地环路(感应耦合)面积减到最小。

    将共扼阻抗(电流)减到最小或使用星形点。

    电容(电压)耦合-隔离、屏蔽或降低电路阻抗。

    表面/体积漏电-隔离敷型涂覆层。

    平行印制线耦合-在特征阻抗位置将平行印制线分开或中断，使用接地平面或中间接地印制线，或使用低速逻辑电路。

电容耦合

    注意大体积元件的体电容耦合，使用电容器上的"外部线圈环"标识识别电容器的接地端。

磁场

    应注意电感和变压器的外部磁场，如有必要，可采用电磁屏蔽元件。RF去耦扼流线圈可互成直角安装。电源变压器应定向安装在电路板外，并远离关键模拟电路。采用环形电源变压器可以减弱外磁场。

容性负载

    最大限度地减小数字输出引脚的容性载荷。对于长距离的数字信号印制线，有必要在其特征阻抗处将其中断，以避免过冲/欠冲和振铃。

输入信号的漂移

    要保证偏置电压、5V CODEC/ADC模拟输入信号不会超过V▼CC▼▼或低于接地点；哪怕是瞬间行为也应尽量避免。使用低泄漏二极管“箝位”或5V单轨运算放大器缓冲限制输入信号漂移。